งานวิจัยชิ้นใหม่จากจีนกำลังถูกพูดถึงในวงการเซมิคอนดักเตอร์ เพราะทีมนักวิจัยจาก Peking University และ Chinese Academy of Sciences รายงานความสำเร็จในการพัฒนา Ferroelectric transistor แบบใหม่ที่ย่อขนาดเกตลงมาเหลือเพียง 1 นาโนเมตร และลดแรงดันการทำงานลงได้ถึง 0.6V ซึ่งเป็นระดับที่ต่ำมากเมื่อเทียบกับหน่วยความจำ non-volatile แบบเดิม ๆ ที่ยังต้องใช้แรงดันสูงกว่านี้มากในการเขียนข้อมูล
จุดสำคัญของข่าวนี้ไม่ใช่แค่คำว่า “เล็กที่สุด” แต่คือการแก้ปัญหาใหญ่ของชิปยุค AI ที่หลายคนอาจไม่ค่อยเห็นจากภายนอก นั่นคือ คอขวดระหว่าง memory กับ logic หรือพูดง่าย ๆ คือฝั่งประมวลผลใช้แรงดันต่ำลงเรื่อย ๆ แต่ฝั่งหน่วยความจำยังต้องใช้แรงดันสูง ทำให้ต้องมีวงจรแปลงแรงดันเพิ่มเข้ามา กินทั้งพลังงาน พื้นที่บนชิป และทำให้การส่งข้อมูลช้าลงโดยไม่จำเป็น
งานนี้ถูกอ้างอิงว่าเผยแพร่ในวารสาร Science Advances และในข้อมูลของบทความวิจัยระบุชื่อชัดเจนว่า Nanogate ferroelectric transistors with ultralow operation voltage of 0.6 V พร้อม DOI 10.1126/sciadv.aea5020 โดยขึ้นรายการในฉบับเดือนกุมภาพันธ์ 2026 และตัวบทความลงวันที่ 13 กุมภาพันธ์ 2026
Ferroelectric transistor คืออะไร และทำไมสำคัญกับชิปยุคใหม่
Ferroelectric transistor หรือ FeFET คือทรานซิสเตอร์ที่อาศัยคุณสมบัติของวัสดุ ferroelectric ในการเก็บสถานะทางไฟฟ้า ทำให้มันสามารถทำหน้าที่เป็นหน่วยความจำแบบ non-volatile ได้ นั่นแปลว่าเมื่อปิดไฟ ข้อมูลยังอยู่ ไม่หายเหมือนหน่วยความจำบางชนิด จุดเด่นของแนวคิดนี้คือสามารถทำงานได้เร็วและใช้พลังงานต่ำ เหมาะกับทิศทางการออกแบบชิปยุคใหม่ที่ต้องการให้ memory กับ logic ทำงานใกล้กันมากขึ้น
ในบทความวิจัย ทีมผู้เขียนอธิบายว่า FeFET เป็นหนึ่งในเทคโนโลยีที่มีศักยภาพสูง แต่ที่ผ่านมาอุปสรรคหลักคือการย่อขนาดลงไปลึกมาก ๆ แล้วแรงดันการทำงานยังไม่ต่ำพอ เมื่อแรงดันไม่เข้ากับ logic chip รุ่นใหม่ ก็ทำให้เอาไปต่อยอดในระบบจริงได้ยากกว่าที่ควรจะเป็น
ทำไมชิป AI ถึงเสียพลังงานกับการย้ายข้อมูลมากกว่าที่คิด
รายงานจาก Xinhua อธิบายภาพรวมได้ชัดมากว่า ในกระบวนการผลิตชิปสมัยใหม่ ฝั่ง logic chip ทำงานได้ที่ประมาณ 0.7V เพื่อเน้นประสิทธิภาพพลังงาน แต่หน่วยความจำ non-volatile กระแสหลักอย่าง NAND flash ยังต้องใช้แรงดันระดับ 5V หรือมากกว่า สำหรับการเขียนข้อมูล ความต่างนี้ทำให้ต้องใส่วงจร step-up/step-down เพิ่มเพื่อให้สองฝั่งคุยกันได้
ปัญหาคือวงจรเสริมเหล่านี้ไม่ได้ “ฟรี” มันกินพื้นที่บนชิป กินพลังงาน และสร้างคอขวดเวลาโอนข้อมูล โดยเฉพาะในงาน AI ที่มีการส่งข้อมูลระหว่าง memory และ compute ตลอดเวลา แหล่งข่าวเดียวกันระบุว่าในชิป AI ทั่วไป พลังงานรวมถึง 60–90% อาจถูกใช้ไปกับการย้ายข้อมูล มากกว่าตัวการคำนวณจริงเสียอีก ซึ่งเป็นหนึ่งในเหตุผลหลักที่ทำให้การเพิ่มประสิทธิภาพ AI ไม่ได้วัดกันแค่ TOPS หรือจำนวนคอร์อย่างเดียว
มุมนี้สำคัญมากสำหรับผู้อ่านทั่วไป เพราะมันอธิบายว่าทำไมข่าวประเภท “ลดแรงดัน memory ได้” ถึงมีความหมายต่ออนาคตของ AI มากกว่าที่ชื่อข่าวดูเหมือนเป็นงานวิจัยเฉพาะทาง
Nanogate คืออะไร และช่วยลดแรงดันเหลือ 0.6V ได้อย่างไร
หัวใจของงานนี้คือโครงสร้าง nanogate ซึ่งทีมวิจัยใช้แนวคิด gate แบบปลายแหลมระดับนาโน เพื่อทำให้สนามไฟฟ้าถูก “โฟกัส” มากขึ้นในบริเวณที่ต้องใช้พลิกสถานะของชั้น ferroelectric ผลคือสามารถลดแรงดันการทำงานลงมาได้เหลือ 0.6V ซึ่งต่ำกว่าระดับที่ FeFET ทั่วไปทำได้ในอดีตอย่างชัดเจน
ในข้อมูลบทความวิจัยยังระบุชัดว่าแนวทาง nanogate นี้ช่วยเพิ่มการ coupling ระหว่างชั้น ferroelectric กับโครงสร้างแบบ metal-oxide semiconductor และเป็นเหตุผลหลักที่ทำให้ลดแรงดันลงได้ โดยยังคงคุณสมบัติการทำงานของอุปกรณ์เอาไว้ ไม่ใช่แค่ลดไฟแล้วแลกกับการใช้งานที่แย่ลง
อีกจุดที่น่าสนใจคือทีมวิจัยระบุว่าอุปกรณ์ชุดนี้ยังแสดงความทนต่อ short-channel effects ได้ดี ซึ่งเป็นโจทย์ใหญ่มากเมื่อย่อขนาดเกตลงไปถึงระดับ 1 นาโนเมตร เพราะปกติพอเล็กมาก ๆ การควบคุมทรานซิสเตอร์จะยากขึ้นทันที
ตัวเลขประสิทธิภาพที่น่าสนใจจากงานวิจัยนี้
ตัวเลขที่ถูกยกมาในข่าวและในบทความวิจัยมีหลายจุดที่น่าสนใจมาก ได้แก่
- แรงดันทำงานต่ำสุดที่รายงาน: 0.6V
- ขนาดเกตทางกายภาพ: 1 นาโนเมตร
- current on/off ratio สูงสุดที่รายงานในชุดผลลัพธ์: 2 × 10^6
- ความเร็วการเขียน/ลบเร็วสุดที่รายงาน: 1.6 ns
แต่จุดนี้ขอเกลาความหมายให้ชัดเพื่อความถูกต้อง: จากตัวบทความวิจัย ตัวเลข 1.6 ns เป็นความเร็วที่อ้างอิงภายใต้เงื่อนไขแรงดัน pulse สูงกว่าการทำงาน 0.6V (บทความระบุ 3V สำหรับความเร็วสูงสุด) ขณะที่การสวิตช์ที่แรงดันต่ำ 0.6V ยังทำได้ที่ระดับ 20 ns ซึ่งก็ยังถือว่าเร็วมากสำหรับ memory device กลุ่มนี้อยู่ดี
อีกประเด็นที่ควรเข้าใจคือค่า on/off ratio ระดับ 2 ล้าน เป็นค่าประสิทธิภาพที่โดดเด่นมากในชุดผลลัพธ์ของทีม แต่ในบทความก็มีการอธิบาย trade-off ว่าพารามิเตอร์บางตัวขึ้นกับความหนาของชั้นวัสดุและเงื่อนไขการขับแรงดันด้วย หมายความว่า “แรงดันต่ำสุด” กับ “ตัวเลขสูงสุดทุกอย่าง” อาจไม่ได้เกิดพร้อมกันในเงื่อนไขเดียวกันทั้งหมด นี่เป็นเรื่องปกติของงานวิจัยอุปกรณ์ ไม่ใช่ข้อเสียของงาน แต่เป็นรายละเอียดที่ควรรู้เพื่ออ่านข่าวแบบไม่เข้าใจคลาดเคลื่อน
ผลกระทบต่อ AI, edge device และอุปกรณ์พกพา
ในมุมการใช้งานจริง ทีมวิจัยและรายงานข่าวมองไปที่งานอย่าง large model inference, edge intelligence, wearable devices และ IoT terminals ซึ่งเป็นกลุ่มที่ไวต่อพลังงานมาก เพราะมีข้อจำกัดทั้งเรื่องแบตเตอรี่ ความร้อน และพื้นที่ในการออกแบบฮาร์ดแวร์
ถ้าเทคโนโลยีลักษณะนี้ต่อยอดได้สำเร็จในระดับการผลิตจริง ประโยชน์ที่เป็นรูปธรรมคือการลดความจำเป็นของวงจร charge pump/วงจรแปลงแรงดันระหว่าง memory กับ logic ทำให้การออกแบบชิปเรียบง่ายขึ้น และลดพลังงานที่เสียไปกับการย้ายข้อมูล ซึ่งเป็นจุดที่ชิป AI สมัยนี้เจอเหมือนกันแทบทุกค่าย ไม่ว่าจะเป็นงาน data center หรือ edge AI ก็ตาม (ส่วนนี้เป็นการตีความจากหลักการและผลที่รายงานในงานวิจัย)
พูดแบบง่ายที่สุดสำหรับคนทั่วไป: นี่ไม่ใช่ข่าว “ทรานซิสเตอร์เล็กลง” อย่างเดียว แต่เป็นข่าวที่แตะปัญหาใหญ่ของชิป AI คือ ทำยังไงให้ฉลาดขึ้นโดยไม่กินไฟเพิ่มแบบก้าวกระโดด
สิ่งที่ต้องติดตามต่อก่อนจะไปถึงการใช้งานจริง
แม้งานนี้จะน่าตื่นเต้นมาก แต่ต้องแยกให้ชัดว่า ณ ตอนนี้ยังเป็น งานวิจัยระดับอุปกรณ์ (device-level research) ไม่ใช่ประกาศสินค้าหรือชิปเชิงพาณิชย์ที่พร้อมลงตลาดทันที สิ่งที่วงการต้องติดตามต่อคือการสเกลไปสู่การผลิตจริง ความสม่ำเสมอของอุปกรณ์จำนวนมาก และความเข้ากันได้กับกระบวนการผลิตในโรงงานระดับอุตสาหกรรม
อย่างไรก็ตาม ข่าวฝั่ง Xinhua ระบุคำให้สัมภาษณ์จากทีมวิจัยว่าหลักการของเทคโนโลยีนี้มีลักษณะ “ใช้ได้กว้าง” กับวัสดุ ferroelectric กระแสหลัก และสามารถผลิตได้ด้วยกระบวนการอุตสาหกรรมมาตรฐาน ซึ่งเป็นสัญญาณบวกมาก เพราะหมายความว่าทีมไม่ได้ทำแค่งานโชว์ผลในห้องแล็บ แต่คิดถึงเส้นทางต่อยอดสู่การใช้งานจริงไว้แล้วระดับหนึ่ง
สรุปในภาพรวม งานนี้เป็นหนึ่งในข่าววิจัยชิปที่น่าจับตา เพราะมันแก้โจทย์ที่ตรงจุดกับยุค AI อย่างแท้จริง คือ “ลดพลังงานที่เสียไปกับการเคลื่อนย้ายข้อมูล” ถ้าต่อยอดได้จริง ผลกระทบจะไม่ได้อยู่แค่ในแล็บ แต่มีโอกาสไปถึงชิป AI รุ่นอนาคต, อุปกรณ์ edge และอุปกรณ์สวมใส่ที่ต้องการทั้งความเร็วและความประหยัดพลังงานพร้อมกัน
ที่มา: NotebookCheck
